bukan nya melarang untuk masuk(kuliah) di vedc malang, tetapi bagi anda yang bercita-cita menjadi (SYSTEM ANALIS), D4 vedc malang bukanlah pilihan yang bijak 
, yang saia sarankan pilih S1 ITS / ITB.
kenapa(waiii) ????
di sini(yang juga merupakan tempat kuliah saia) anda di-orientasi-kan untuk menjadi seorang PROGRAMER yang notabene gajinya lebih kecil dari seorang SYSTEM ANALIS (biasanya 1/2 nya ), saia benar-benar kesulitan merasakan saat disuruh merancang sebuah system, secara selama di bangku perkuliahaan, saia terbiasa diajari untuk mem-program suatu system yang benar-benar sudah jadi, bukan merancangnya. padahal sudah ada sebuah mata kuliah yang bernama RPL aka Rekayasa Perangkat Lunak yang kembali menurut saia belum memadai. di sini(vedc) untuk jurusan teknologi informasi masih belum ada semacam pe-spesialisasi-an mahasiswa, seperti, apakah mahasiswa tersebut ingin menjadi PROGRAMER, TEKNISI JARINGAN, SYSTEM ANALIS, WEB DESIGNER, DLL, semuanya dipukul rata. dimana seorang mahasiswa yang amat sangat berbakat di web programming harus di cekok-ki dengan mata kuliah yang tidak berhubungan dengan spesialisasinya.
sebenernya ada dalam mendisain sebuah system untuk menjadi program/software, perlu dilakukan beberapa tahapan :
1. PLANNING
2. OBSERVASI
- sistem saat ini
- mengumpulkan data
— – tabel
— – form
— – nota
— – kartu stock/hutang piutang/gaji
— – dll
3. ANALISA SISTEM
- gambaran sistem saat ini
- hubungan antar sistem/sub sistem
- hubungan fungsi tiap sub sistem/tabel/form
- hubungan user
4. PERANCANGAN (hasil yang diharapkan dari proses ini adalah “penyederhanaan sistem” sehingga menghasilkan “SISTEM YANG BARU”
- design tabel
- design form
- database
- laporan, dll
5. IMPLEMENTASI
- pemilihan
— – teknologi pemograman/database
— – hardware
— – software
- writing program
- implementasi program
6. TESTING
7. DOKUMENTASI
dan yang juga penting adalah “Manual Book” yang biasanya diminta oleh client.
*kembali ke laptop ….
sementara di tempat lain (seperti S1 ITB/ITS) anda tidak banyak dicekoki dengan praktek coding (seperti di vedc) anda akan di bimbing dengan pasti dan mantap untuk belajar mendesain sebuah sistem .
tetapi jika anda mahasiswa vedc seperti saia, belum terlambat rasanya untuk menggapai cita-cita menjadi seorang system analis. cukup buka-buka kembali file-file dari mata kuliah RPL dan pahami (klo ke delete segera copy punya temean ), juga baca buku-buku analisis dan desain sistem yang berhalaman >300 yang diterbitkan oleh andi publisher , dan yang penting “practice makes prefect”, berlatihlah mendisain beberapa sistem seperti perpustakaan, penjualan, inventaris.
niscaya cita-cita system analis bukanlah mimpi lagi.
Fatto/akhmad syafii
